

**UPPER SURFACE EMISSION TYPE SEMICONDUCTOR LIGHT EMITTING ELEMENT AND OPTICAL DETECTOR, OPTICAL INFORMATION PROCESSING DEVICE, AND LIGHT EMITTING DEVICE USING IT**

Patent Number: JP6045648  
Publication date: 1994-02-18  
Inventor(s): IMAMOTO HIROSHI  
Applicant(s): OMRON CORP  
Requested Patent: ☐ JP6045648

Application Number: JP19920218239 19920724

Priority Number(s):

IPC Classification: H01L33/00; B41J2/44; G06K7/10

EC Classification:

Equivalents:

---

**Abstract**

---

**PURPOSE:** To manufacture an upper surface emission type semiconductor light emitting element in a small light emission diameter with one crystal growth process by forming a current constitution layer with a different conductivity type according to the face orientation at the upper part of a formed substrate so that the inclined surface of a conical part is partially of a first conductivity type and of a second conductivity type at areas other than the inclined surface.

**CONSTITUTION:** A P-type GaAs substrate 7 in (100) face orientation is etched by HF:H<sub>2</sub>O<sub>2</sub> for forming a square or triangular and conical shaped recess 9 and then an inclined surface 10 with (m11) A face orientation ( $1 \leq m \leq 5$ ) is exposed inside. Then, an Si doped AlGaAs current constriction layer 6, a Be doped AlGaAs clad layer 5, a GaAs activated layer 4, an Si doped AlGaAs clad layer 3, and an Sn doped GaAs contact layer 2 are continuously grown on the GaAs substrate 7 by MBE method. Therefore, an n-side electrode 1 is provided on it and a light emission window 11 is opened at a part opposing the center and a P-side electrode 8 is provided on the lower surface of the substrate 7, thus manufacturing a semiconductor light emitting element in a small light emission diameter.

Data supplied from the esp@cenet database - I2

(19)日本国特許庁(JP)

(12)公開特許公報(A)

(11)特許出願公開番号

特開平6-45648

(43)公開日 平成6年(1994)2月18日

(51)Int.Cl. <sup>5</sup>	識別記号	庁内整理番号	FI	技術表示箇所
H 0 1 L 33/00	A	8934-4M		
B 4 1 J 2/44				
G 0 6 K 7/10	C	8945-5L		
		7339-2C	B 4 1 J 3/00	D

審査請求 未請求 請求項の数10(全 12 頁)

(21)出願番号	特願平4-218239	(71)出願人	000002945 オムロン株式会社 京都府京都市右京区花園土堂町10番地
(22)出願日	平成4年(1992)7月24日	(72)発明者	今本 浩史 京都府京都市右京区花園土堂町10番地 オムロン株式会社内
		(74)代理人	弁理士 中野 雅房

(54)【発明の名称】 上面出射型半導体発光素子、ならびに当該発光素子を用いた光学検知装置、光学的情報処理装置及び発光装置。

(57)【要約】

【目的】 不純物拡散やイオン注入を行なうことなく、MBE 1 回成長のみで内部電流狭窄構造の上面出射型半導体発光素子を製作可能にする。

【構成】 (100)面方位のp型GaAs基板7上に四角錐状の窪み9を形成し、窪み9内に(111)A面方位の斜面10を露出させる。この上にMBE法により、SiドーブAlGaAs電流狭窄層6、BeドーブAlGaAsクラッド層5、GaAs活性層4、SiドーブAlGaAsクラッド層3およびSnドーブGaAsコンタクト層2を連続的に成長させる。Siは(100)面上ではn型、(111)A面上ではp型として働くため、電流狭窄層6の両側の平坦部13で逆バイアス電流阻止層となり、電流は斜面12に狭窄される。クラッド層3では、電流は斜面15の中央の平坦部14に狭窄される。

## 【特許請求の範囲】

【請求項1】 第1の導電型の基板上に凹状または凸状の錐状部分を形成し、

前記錐状部分の斜面においては少なくとも一部が第1の導電型となり、錐状部分の斜面以外では第2の導電型となるように、上記錐状部分が形成された基板より上に面方位によって導電型が異なる第1の電流狭窄層を形成し、

前記第1の電流狭窄層より上に活性層を形成し、

前記活性層より上に電極を形成し、

前記電極の、前記錐状部分にほぼ対向する領域に、光射出窓が形成されていることを特徴とする上面出射型半導体発光素子。

【請求項2】 第1の導電型の基板上に凹状または凸状の錐状部分を形成し、

前記錐状部分が形成された基板より上に活性層を形成し、

前記錐状部分の斜面においては少なくとも一部が第1の導電型となり、錐状部分の斜面以外では第2の導電型となるように、上記活性層より上に面方位によって導電型が異なる第2の電流狭窄層を形成し、

前記第2の電流狭窄層より上に電極を形成し、

前記電極の、前記錐状部分にほぼ対向する領域に、光射出窓が形成されていることを特徴とする上面出射型半導体発光素子。

【請求項3】 第1の導電型の基板上に凹状または凸状の錐状部分を形成し、

前記錐状部分の斜面においては少なくとも一部が第1の導電型となり、錐状部分の斜面以外では第2の導電型となるように、上記錐状部分が形成された基板より上に面方位によって導電型が異なる第1の電流狭窄層を形成し、

前記第1の電流狭窄層より上に活性層を形成し、

前記錐状部分の斜面においては少なくとも一部が第1の導電型となり、錐状部分の斜面以外では第2の導電型となるように、上記活性層より上に面方位によって導電型が異なる第2の電流狭窄層を形成し、

前記第2の電流狭窄層より上に電極を形成し、

前記電極の、前記錐状部分にほぼ対向する領域に、光射出窓が形成されていることを特徴とする上面出射型半導体発光素子。

【請求項4】 前記基板と第1の電流狭窄層との間に、多層反射膜層を形成したことを特徴とする請求項1又は3に記載の上面出射型半導体発光素子。

【請求項5】 前記電極と活性層もしくは第2の電流狭窄層の間のうちいずれか一方との間に、前記活性層の屈折率よりも低い屈折率を有する材料によって凸状部分を形成し、

該凸状部分の斜面に光反射面を形成し、該凸状部分の頂部に光射出窓を形成したことを特徴とする請求項1、

2、3又は4に記載の上面出射型半導体発光素子。

【請求項6】 前記光反射面が電極であることを特徴とする請求項5に記載の上面出射型半導体発光素子。

【請求項7】 前記光反射面が多層反射膜であることを特徴とする請求項5に記載の上面出射型半導体発光素子。

【請求項8】 請求項1、2、3、4、5、6又は7に記載の上面出射型半導体発光素子を備えた光学検知装置。

10 【請求項9】 請求項1、2、3、4、5、6又は7に記載の上面出射型半導体発光素子を備えた光学的情報処理装置。

【請求項10】 請求項1、2、3、4、5、6又は7に記載の上面出射型半導体発光素子を備えた発光装置。

【発明の詳細な説明】

【0001】

【産業上の利用分野】本発明は半導体レーザや発光ダイオード等の上面出射型半導体発光素子、ならびに当該発光素子を用いた光学検知装置、光学的情報処理装置及び発光装置に関する。具体的にいうと、本発明は、光通信や光情報処理等の分野で重要である高出力、微小発光面積の上面出射型半導体素子と、当該半導体発光素子を用いた発光装置等に関する。

【0002】

【従来の技術】電流狭窄構造を有する従来の半導体発光素子の断面図を図15に示す。この半導体発光素子141は、特開平3-237784号公報に開示されたものであって、分子線エビタキシャル法等により、 $n\text{-GaAs}$ 基板142の上に $n\text{-AlGaAs}$ 下クラッド層143、 $\text{GaAs}$ 活性層144、 $p\text{-AlGaAs}$ 上クラッド層145、 $n\text{-AlGaAs}$ 電流ブロック層146、 $p\text{-AlGaAs}$ キャップ層147を順次成長させている。さらに、キャップ層147の上面の所定位置に塗布された拡散剤(OCD)により、あるいは、石英管内での $\text{Zn}$ 拡散工程により、所望の発光径でキャップ層147の上面から上クラッド層145に達する深さまで $\text{Zn}$ を拡散させる。これにより $n$ 型の電流ブロック層146の一部が $p$ 型に反転させられ、電流ブロック層146を貫通するように $p$ 型の電流通路領域148が形成される。また、キャップ層147の上面には、電流通路領域148と対向して光射出窓149を開口された $p$ 側電極150が形成されており、基板142の下面には $n$ 側電極151が形成されている。

【0003】しかし、 $p$ 側電極150が正電位となるように両電極150、151間に駆動電圧が印加された場合、電流ブロック層146と上クラッド層145の間の $p\text{-n}$ 接合面は逆バイアスとなるため電流が流れることができず、電流は電流通路領域148のみを通して活性層144に注入され、活性層144は電流通路領域148と対向する箇所のみ発光し、活性層144から出射

された光は電流通路領域148を通して光出射窓149から外部へ出射される。従って、この半導体発光素子141は電流狭窄構造を有しており、微小発光径の上面出射型半導体発光素子となっている。

【0004】しかしながら、この半導体発光素子のように不純物の拡散により電流狭窄構造を形成すると、拡散工程における拡散深さの制御性が悪い、素子特性の再現性が悪く、また、歩留り等に悪影響を及ぼすという問題があった。さらに、結晶成長後に拡散工程を行なうため、素子作製の工程が増加し、複雑化するという欠点があった。

【0005】このため、拡散によらず電流通路領域を形成する方法としては、1回目の結晶成長工程により基板の上に下クラッド層から電流ブロック層までを形成した後、電流通路領域となる領域において電流ブロック層をエッチング等によって部分的に除去して電流通路領域を開口し、ついで、2回目の結晶成長工程によりキャップ層を形成する方法がある。

【0006】しかし、この方法では、2回の結晶成長工程を必要とし、素子作製の工程が増加する欠点に加え、2回目の成長時に基板が高温に曝されるため、電流ブロック層とキャップ層との界面に欠陥を導入し易いという問題があった。

【0007】

【発明が解決しようとする課題】本発明は叙上の従来例の欠点を鑑みてなされたものであり、その目的とするところは、微小発光径の上面出射型半導体発光素子を、拡散やイオン注入を行なうことなく、しかも、2回以上の結晶成長工程を用いることなく、一回の結晶成長工程により製作することができるようにすることにある。

【0008】

【課題を解決するための手段】本発明の第1の上面出射型半導体発光素子は、第1の導電型の基板上に凹状または凸状の錐状部分を形成し、前記錐状部分の斜面においては少なくとも一部が第1の導電型となり、錐状部分の斜面以外では第2の導電型となるように、上記錐状部分が形成された基板より上に面方位によって導電型が異なる第1の電流狭窄層を形成し、前記第1の電流狭窄層より上に活性層を形成し、前記活性層より上に電極を形成し、前記電極の、前記錐状部分にほぼ対向する領域に、光出射窓が形成されていることを特徴としている。

【0009】本発明の第2の上面出射型半導体発光素子は、第1の導電型の基板上に凹状または凸状の錐状部分を形成し、前記錐状部分が形成された基板より上に活性層を形成し、前記錐状部分の斜面においては少なくとも一部が第1の導電型となり、錐状部分の斜面以外では第2の導電型となるように、上記活性層より上に面方位によって導電型が異なる第2の電流狭窄層を形成し、前記第2の電流狭窄層より上に電極を形成し、前記電極の、前記錐状部分にほぼ対向する領域に、光出射窓が形成さ

れていることを特徴としている。

【0010】本発明の第3の上面出射型半導体発光素子は、第1の導電型の基板上に凹状または凸状の錐状部分を形成し、前記錐状部分の斜面においては少なくとも一部が第1の導電型となり、錐状部分の斜面以外では第2の導電型となるように、上記錐状部分が形成された基板より上に面方位によって導電型が異なる第1の電流狭窄層を形成し、前記第1の電流狭窄層より上に活性層を形成し、前記錐状部分の斜面においては少なくとも一部が第1の導電型となり、錐状部分の斜面以外では第2の導電型となるように、上記活性層より上に面方位によって導電型が異なる第2の電流狭窄層を形成し、前記第2の電流狭窄層より上に電極を形成し、前記電極の、前記錐状部分にほぼ対向する領域に、光出射窓が形成されていることを特徴としている。

【0011】また、上記上面出射型半導体発光素子においては、上記基板と第1の電流狭窄層との間に、多層反射膜層を形成してもよい。

【0012】さらに、上記電極と活性層もしくは第2の電流狭窄層の間のうちいずれか一方との間に、上記活性層の屈折率よりも低い屈折率を有する材料によって凸状部分を形成し、該凸状部分の斜面に光反射面を形成し、該凸状部分の頂部に光出射窓を形成してもよい。この場合、光反射面は、電極や多層反射膜によって形成することができる。

【0013】また、この上面出射型半導体発光素子は、光学検知装置や光学的情報処理装置、発光装置等に適用することができる。

【0014】

【作用】本発明の上面出射型半導体発光素子にあっては、第1の導電型の基板上に形成された凹状または凸状の錐状部分の斜面においては少なくとも一部が第1の導電型となり、錐状部分の斜面以外では第2の導電型となるように、上記錐状部分が形成された基板より上に面方位によって導電型が異なる第1又は第2の電流狭窄層を形成しているので、この電流狭窄層とその上層もしくは下層の面方位に依存しない導電性を示す層との導電性の関係で、電流狭窄層の斜面の少なくとも一部領域、あるいは、斜面以外の領域が逆バイアスとなり、逆バイアスでない領域に電流が狭窄される。

【0015】例えば、不純物としてドーピングされたSiは、(100)面方位ではn型の導電性を示し、(m11)A面方位( $1 \leq m \leq 5$ )ではp型の導電性を示すので、基板の方位を予め(100)面方位と(m11)A面方位とから構成しておき、この上にSiをドーピングされた半導体層を成長させることにより、同じ層内でp型領域とn型領域を作製することができ、一部領域を電流の通過しない逆バイアス電流阻止領域とし、残りの領域を電流の通過する電流狭窄領域とすることができ

【0016】従って、本発明によれば、不純物拡散やイオン注入などを行なうことなく、1回の結晶成長工程により電流狭窄構造の上面出射型半導体発光素子を製作することができる。

【0017】

【実施例】図1は本発明の一実施例による上面出射型半導体発光素子Aを示す断面図である。ここで、1はn側電極、2はSn（スズ）をドーピングされたn-GaAsコンタクト層、3はSi（シリコン）をドーピングされたn-Al<sub>0.5</sub>Ga<sub>0.5</sub>As（x=0.45）クラッド層で、これは電子の注入方向からの電流狭窄層〔第2の電流狭窄層〕として働く。4はGaAs活性層、5はBe（ベリリウム）をドーピングされたp-Al<sub>0.5</sub>Ga<sub>0.5</sub>As（x=0.45）クラッド層、6はSiをドーピングされたAl<sub>0.5</sub>Ga<sub>0.5</sub>As（x=0.45）電流狭窄層で、これは正孔の注入方向からの電流狭窄層〔第1の電流狭窄層〕として働く。7は（100）面方位のp型GaAs基板、8はp側電極である。

【0018】この半導体発光素子Aは次のようにして作製される。まず、（100）面方位のp型GaAs基板7をHF：H<sub>2</sub>O<sub>2</sub>でエッチングすることにより当該GaAs基板7上に1辺20μmの四角錐状もしくは三角錐状の窪み9を形成し、窪み9内に（m11）A面方位（1≤m≤5）〔特に、（111）A面方位〕の斜面10を露出させる。ついで、窪み9を形成されたGaAs基板7の上に、分子線エピタキシャル成長（MBE）法により、厚さ1μmのSiドーパAlGaAs電流狭窄層6、BeドーパAlGaAsクラッド層5、GaAs活性層4、SiドーパAlGaAsクラッド層3およびSnドーパGaAsコンタクト層2を連続的に成長させる。最後にコンタクト層2の上にn側電極1を設け、n側電極1の窪み9中央部と対向する箇所に光出射窓11を開口し、基板7の下面にp側電極8を設ける。

【0019】電流狭窄層6及びn型クラッド層3の成長時にSiをドーピング材として用いると、良く知られているようにSiは（100）面上ではn型、（m11）面上ではp型として働く。このため、電流狭窄層6についていえば、窪み9の内部ではほとんどの部分が（m11）A面方位（1≤m≤5）の斜面12となるので、窪み9内の斜面12ではp型の導電性を示し、窪み9外の平坦部13では（100）面方位となっているのでn型の導電性を示す。p型部分をハッチングで示す。一方、Beは面方位に依存しないp型不純物であるから、クラッド層5は全体がp型層となっている。したがって、クラッド層5と電流狭窄層6との界面においては、両側の平坦部13が正孔に対する逆バイアス電流阻止層となる。図1ではpn逆バイアス接合面を太く示してある。

【0020】また、Siをドーピングされたn型クラッド層3は、電流狭窄層6上に形成されたクラッド層5及び活性層4の上に作られるので、このクラッド層3にお

ける窪み9中央に対応する平坦部14では平坦性が増し、ここが（100）面方位のn型となり、その両側の斜面15が（m11）A面方位（1≤m≤5）のp型となり（ハッチングで示す）、さらにその両側の平坦部16では（100）面方位のn型となる。これに対し、コンタクト層2では、このような導電型の反転効果为了避免のため、面方位に依存しないn型不純物であるSnを用いている。したがって、コンタクト層2とクラッド層3との界面においては、中央の平坦部14の両側の斜面15が電子に対する逆バイアス電流阻止層となる。

【0021】以上のように構成された半導体発光素子Aにおいては、p側電極8からn側電極1に向かって電流（正孔）を流すと、p側電極8から出た正孔は、実線の矢印で示すように、電流狭窄層6の斜面12に狭窄され、当該斜面12を通して活性層4の中央部に向かう。一方、n側電極1から注入された電子は、破線の矢印で示すように、クラッド層3の中央の平坦部14に狭窄され、当該平坦部14のみを通して活性層4の中央部に向かい、ここで正孔と再結合して発光する。そして、活性層4から発した光は、光出射窓11から外部へ取り出される。

【0022】このようにして、当該半導体発光素子Aにおいては、活性層4における四角錐状もしくは三角錐状をした窪み9の中央部と対向する箇所へ電流が効率よく集中し、微小発光径を有する内部電流狭窄型の半導体発光素子Aとして動作する。しかも、拡散やイオン注入などを行なうことなく、MBE1回成長のみによって製作することができる。

【0023】なお、上記クラッド層5では、面方位によらないp型の導電性を得るための不純物としてBeを用いているが、Zn等の不純物を用いてもよい。

【0024】図2は本発明の別な実施例による上面出射型半導体発光素子Bを示す断面図である。この半導体発光素子Bは、上記図1の実施例とは凹凸を反転させた構造となっている。すなわち、（100）面方位のp型GaAs基板7の上面に四角錐状ないし三角錐状をした突起部17を形成し、突起部17の表面に（m11）A面方位（1≤m≤5）〔特に、（111）A面方位〕の斜面18を形成し、その上にMBE法によって、SiドーパAlGaAs電流狭窄層6、Beドーパp-AlGaAsクラッド層5、GaAs活性層4、Siドーパn-AlGaAsクラッド層3およびSnドーパn-GaAsコンタクト層2を連続的に成長させている。しかし、この実施例においても、電流狭窄層6の斜面12がp型の導電性を示し、p側電極8から注入された正孔は斜面12に狭窄され、クラッド層3のp型斜面15の中央にn型平坦部14が形成され、n側電極1から注入された電子は当該平坦部14に狭窄される。

【0025】図3は本発明のさらに別な実施例による上面出射型半導体発光素子Cを示す断面図である。この実

施例にあっては、SiドープAlGaAs電流狭窄層6の下に多層反射膜層19を形成している。多層反射膜層19は、BeドープAlAs薄膜と $\text{Al}_{1-x}\text{Ga}_x\text{As}$  ( $x=0.2$ ) 薄膜を発光波長の $1/(4n_1)$ の膜厚 ( $n_1$ は各薄膜の屈折率) となるように制御し、交互に30ペア積層したものである。このような構造によれば、活性層4から下方へ出射された光は多層反射膜層19により光出射窓11側へ反射されるので、光取り出し効率を向上させることができる。さらに、多層反射膜層19が凹状をしているので、反射した光を光出射窓11に向けて集光させることができ、一層光取り出し効率が高くなり、半導体発光素子Cの高出力化を図れる。

【0026】MBE法によって斜面上に成長される層の膜厚は平坦な部分に比べて薄くなることが知られている。したがって、多層反射膜層19を形成する際には、多層反射膜層19を構成する各薄膜の膜厚を、反射スペクトルの中心波長が発光波長よりも長い方にくるように設計すると、より高効率な半導体発光素子Cを実現できる。

【0027】あるいは、発光波長よりも短い波長に対して設計された膜厚の薄膜から発光波長よりも長い波長に対して設計された膜厚の薄膜までの複数種類の膜厚の各薄膜によって多層反射膜層19を構成すると、半導体発光素子Cの高効率化により一層効果的である。

【0028】なお、上記多層反射膜層をSiドープ層とすれば、多層反射膜層とSiドープ電流狭窄層とを兼ねさせることもできる。

【0029】図4に示すものは本発明のさらに別な実施例による上面出射型半導体発光素子Dを示す断面図である。

【0030】この半導体発光素子Dは次のようにして作製される。まず、(m11) A面方位 ( $1 \leq m \leq 5$ )

〔特に、(111) A面方位〕のn型GaAs基板20をエッチングすることにより当該GaAs基板20上に1辺20 $\mu\text{m}$ の三角錐状もしくは四角錐状の窪み9を形成し、窪み9内に(100)面方位の斜面21を露出させる。ついで、窪み9を形成されたGaAs基板20の上に、分子線エピタキシャル成長(MBE)法により、厚さ1 $\mu\text{m}$ のSiドープ $\text{Al}_{1-x}\text{Ga}_x\text{As}$  ( $x=0.45$ ) 電流狭窄層6、Snドープn- $\text{Al}_{1-x}\text{Ga}_x\text{As}$  ( $x=0.45$ ) クラッド層22、GaAs活性層4、Siドープ $\text{Al}_{1-x}\text{Ga}_x\text{As}$  ( $x=0.45$ ) クラッド層3およびBeドープp-GaAsコンタクト層23を連続的に成長させる。最後にコンタクト層23の上にp側電極8を設け、p側電極8の窪み9中央部と対向する箇所に出射窓11を開口し、基板の下面にn側電極1を設ける。

【0031】この実施例においては、電流狭窄層6についていえば、窪み9の内部ではほとんどの部分が(100)面方位の斜面28となるので、窪み9内の斜面28

ではn型の導電性を示し、窪み9外の平坦部24では(m11) A面方位となっているのでp型の導電性を示す。p型部分をハッチングで示す。一方、Snは面方位に依存しないn型不純物であるから、クラッド層22は全体がn型層となっている。したがって、クラッド層22と電流狭窄層6との界面においては、両側の平坦部24が電子に対する逆バイアス電流阻止層となる。

【0032】また、Siをドーピングされたクラッド層3は、窪み9中央に対応する平坦部25では(m11) A面方位 ( $1 \leq m \leq 5$ ) のp型となり、その両側の斜面26が(100)面方位のn型となり、さらにその両側の平坦部27では(m11) A面方位 ( $1 \leq m \leq 5$ ) のp型となる。コンタクト層23では、面方位に依存しないp型不純物であるBeを用いている。したがって、コンタクト層23とクラッド層3との界面においては、中央の平坦部26の両側の斜面27が電子に対する逆バイアス電流阻止層となる。

【0033】この内部電流狭窄型の半導体発光素子Dにおいても、p側電極8からn側電極1に向かって電流(正孔)を流すと、p側電極8から注入された正孔は、実線の矢印で示すように、クラッド層3の中央の平坦部25に狭窄され、当該平坦部25のみを通過して活性層4の中央部に向かう。一方、n側電極1から出た電子は、破線の矢印で示すように、電流狭窄層6の斜面に狭窄され、当該斜面28を通過して活性層4の中央部に向かい、ここで正孔と再結合して発光する。そして、活性層4から発した光は、光出射窓11から外部へ取り出される。

【0034】このような構造の半導体発光素子Dにおいても、図1の実施例と図2の実施例との関係のように、突起部を有する基板の上に形成して凹凸を反転させた構造としてもよい。

【0035】図5に示すものは本発明のさらに別な実施例による上面出射型半導体発光素子Eの断面図であって、図4のような構造においてSiドープ電流狭窄層6をSiをドーピングされた多層反射膜層19によって形成したものである。あるいは、基板20の上の層を単なる多層反射膜層19とし、電流狭窄の働きはクラッド層3(第2の電流狭窄層)のみで行なわせるようにしてもよい。

【0036】図6は本発明のさらに別な実施例による上面出射型半導体発光素子Fを示す断面図である。この実施例にあっては、活性層の下方もしくは上方にSiドープ電流狭窄層もしくはSiドープクラッド層の少なくとも一方の層を有し、窪みを形成された基板の上に多層反射膜層が形成され、光取り出し面に形成された角錐台形をした凸状部分の傾斜面に電極によって光反射面が形成されたものである。例えば、(100)面方位もしくは(m11) A面方位 ( $1 \leq m \leq 5$ ) のGaAs基板31の上面に窪み9を形成し、この基板31の上に多層反射膜層19を形成し、その上にクラッド層32、活性層

4、電流狭窄の働きをするSiドープクラッド層3を設け、さらに、その上に活性層4の屈折率よりも低い屈折率を有する $Al_xGa_{1-x}As$  ( $x=0.45$ ) 低屈折率層33の埋め込み成長を行なう。その後、図6に示すように、低屈折率層33をエッチングによって突状に加工して凸状部分34を形成し、凸状部分34の傾斜面に電極35を形成すると共に凸状部分34の上面に光出射窓11を形成する。この結果、凸状部分34の傾斜面には電極35によって光反射面36が形成される。なお、37は電極である。

【0037】このような構造によれば、従来、光出射窓11の周囲の電極35の陰になって無効であった光、すなわち、凸状部分34の傾斜面へ向かって進む光は、光反射面36によって反射された後、あるいは、光反射面36及び多重反射膜層19で多重反射された後、光出射窓11から効率よく外部へ取り出され、外部量子効率が増上する。

【0038】図7は本発明のさらに別な実施例による上面出射型半導体発光素子Gを示す断面図である。この実施例にあっては、光反射面36を多重反射膜38によって構成している。多重反射膜38は、 $Al_xGa_{1-x}As$  ( $x=0.8$ ) 薄膜とGaAs薄膜を発光波長の $1/(4n_1)$ の膜厚 ( $n_1$ は各薄膜の屈折率) となるようにして複数層交互に積層したものである。

【0039】この場合にも、MBE法によって斜面上に成長させた薄膜は薄くなるので、各薄膜の膜厚を、反射スペクトルの中心波長が発光波長よりも長い方にくるように設計してもよい。あるいは、発光波長よりも短い波長に対して設計された膜厚の薄膜から発光波長よりも長い波長に対して設計された膜厚の薄膜までの複数種類の膜厚の各薄膜によって多重反射膜38を構成してもよい。

【0040】上記実施例では活性層について特記しなかったが、活性層は単なる $Al_xGa_{1-x}As$ 単一層でも、多重量子井戸構造でも、いわゆるGRIN-SCHSQV構造でもよい。また、電流狭窄のための層は活性層より下の層、つまり電流狭窄層のみとし、Siドープクラッド層を省略しても差し支えない。

【0041】つぎに、上記半導体発光素子を用いた応用例について説明する。まず、図8(a)(b)(c)に示す投光器(発光装置)Hについて説明する。この投光器Hは、本発明の半導体発光素子71を一方のリードフレーム72の上にダイボンディングすると共に他方のリードフレーム73にワイヤボンディングした状態で透明エポキシ樹脂等の封止樹脂74で所定形状に低圧注型して封止し、全体として角ブロック状の外形に構成されている。封止樹脂74の表面には多数の環状レンズ単位を同心状に配列したフレネル型平板状レンズ75が一体形成されると共に、表面の両側にはフレネル型平板状レンズ75と同じ高さ、あるいはフレネル型平板状レンズ7

5よりもやや高いアゴ部76を突設してあり、アゴ部76によってフレネル型平板状レンズ75を保護している。

【0042】この投光器Hの場合、半導体発光素子71は、高い発光効率で、しかも微小な発光領域を有するものであるから、フレネル型平板状レンズ75により光の指向特性が狭小化し、出力が強く、かつ細いビームが長距離においても得られる。例えば、フレネル型平板状レンズ75を焦点距離 $f=4.5\text{mm}$ 、レンズ直径 $3.5\text{mm}$ とし、半導体発光素子71の光出射窓を直径 $20\mu\text{m}$ にしたとき、 $1\text{m}$ の距離におけるビーム径は直径 $4\text{mm}$ 程度である。しかるに、従来より用いられている通常の発光ダイオード(すなわち、その光の出射面積が $350\mu\text{m}$ 角程度のもの)では、直径 $70\text{mm}$ 程度まで広がってしまうので、本発明による半導体発光素子71を用いて投光器Hを作製することにより大きなメリットが得られる。

【0043】また、従来より用いられている投光器としては、図16に示すような構造のものがあるが、ステム162から突出したヒートシンク163に半導体レーザー素子164及びフレネル型平板状レンズ165を取り付け、これらを金属キャップ166で覆ったキャンシール型のものなどがあるが、このような従来の投光器161と比較して本発明の投光器Hは構造が大幅に簡略化されており、コスト及び高体積の低減を図ることができる。

【0044】なお、ここでは投光ビームとして指向性の狭い平行光線を出射するものについて説明したが、フレネル型平板状レンズ75のパラメータを変えることにより、集光ビームや偏向ビームなどの投光器にも適用できることは自明である。

【0045】図9に示すものは、スクリーンなどの上の映像等の位置を指示するためのハンディタイプのポインタ(投光器)Jである。このポインタJは、本発明による発光ダイオード(LED)81、コリメート用の投光レンズ82、動作回路83及びバッテリー84からなっており、半導体発光素子81から出射された光は投光レンズ82でコリメートされた後、スクリーン上に投射され、光スポットにより指示箇所を示す。

【0046】現在使用されているポインタは、半導体レーザー素子を用いたものがほとんどであるが、レーザー光を用いているため、出射レーザー光が周囲の人の目に入ると有害である。この危険性のため、レーザー規制等の問題が起こっている。したがって、このような問題を解決するため、発光ダイオードを用いたLEDポインタなどが考えられている。しかし、従来の全面発光型LED(発光径 $400\mu\text{m}$ )を用い、焦点距離 $f=10\text{mm}$ 、レンズ径 $4\text{mm}$ の投光レンズでコリメートしたLEDポインタの場合、 $5\text{m}$ 先のスクリーン上でのビーム径は $200\text{mm}$ と大きく広がってしまい、ほとんど見えなくなってしまう。

【0047】これに対し、本発明によるLED81を用いたポインタJの場合には、発光径10 $\mu$ mのLED81と、焦点距離 $f=10$ mm、レンズ径4mmの同様な投光レンズ82を用いた場合、5m先のスクリーン上でもビーム径は5mmと小さく、見易いものとなる。したがって、本発明のLED81で光出力や指向性を向上させることにより、安全で見易いポインタJを製作することができる。

【0048】図10(a)に示すものは本発明による半導体発光素子95を用いた透過型光学式ロータリーエンコーダKを示す斜視図である。このロータリーエンコーダKは、回転軸91に取り付けられた回転板92、回転板92の外周部に対向した固定板93、回転板92及び固定板93を挟んで対向させられた投光レンズ94と本発明による半導体発光素子95及び受光素子96から構成されている。回転板92の外周部には全周にわたって1mmの間隔のスリット97が穿孔されており、固定板93にも1mmの間隔でトラックAスリット98及びトラックBスリット99が穿孔されている。

【0049】しかし、半導体発光素子95から出射された光は、投光レンズ94でコリメートされた後、固定板93のスリット98、99で分割され、回転板92のスリット97を通り、受光素子96で検知される。固定板93のトラックAスリット98とトラックBスリット99は電気位相角を90°ずらしてあり、A相信号・B相信号が共にオン(受光状態)になるときをスケールの1単位(1スリット)と数えることによりスケールを読むものである。また、図10(b)に示すようにA相からオンになるか、あるいはB相からオンになるかで回転方向を判別できるようになっている。

【0050】このロータリーエンコーダにおいて、例えば、従来の全面発光型半導体発光素子(発光径400 $\mu$ m)を用い、焦点距離 $f=10$ mm、レンズ径4mmの投光レンズでコリメートしたとすると、そのコリメート性の悪さによって回転板上のビーム径は、固定板のスリット幅+約40 $\mu$ mに広がってしまう。したがって、600DPI(40 $\mu$ mピッチ)以上のスケールではスリット幅以上にビームが広がることとなり、スケールを読み取ることができず、高分解能化が不可能である。

【0051】これに対し、本発明による半導体発光素子95を用いたロータリーエンコーダKでは、半導体発光素子95の発光径を10 $\mu$ m程度に微小発光径化できるので、焦点距離 $f=10$ mm、レンズ径4mmの同様な投光レンズ94を用いてコリメートしたとしても、回転板92上のビーム径は、固定板93のスリット幅+約0.5 $\mu$ mにビームの広がりを抑えることができる。したがって、高分解能化が可能であり、600DPI(40 $\mu$ mピッチ)以上のスケールを読み取ることも可能になる。よって、本発明による半導体発光素子95をロータリーエンコーダKに用いることにより、特別な光学系

を用いることなく、ロータリーエンコーダKの分解能を向上させることができる。

【0052】なお、上記実施例では、ロータリーエンコーダを説明したが、リニアエンコーダヘッドにおいて本発明による半導体発光素子を用いることによっても同様な効果を得ることができる。

【0053】図11は本発明による半導体発光素子101を用いた光学式距離センサLの構成を示す説明図である。この距離センサLは、本発明による半導体発光素子101及びコリメートレンズ102からなる投光部と、受光レンズ103及び位置検出素子104からなる受光部とから構成されている。

【0054】また、図11は当該距離センサLによって対象物105が有する凹凸の段差 $d$ を計測する場合を表わしている。半導体発光素子101から出射された光はコリメートレンズ102で平行光化された後、対象物105上に照射されてビームスポット $SP_1$ 、 $SP_2$ を生成し、それぞれビームスポット $SP_1$ 、 $SP_2$ の反射像を位置検出素子104上に結像させる。これらの結像位置は、位置検出素子104の信号線106、107で得た信号比をもって検出でき、その位置ずれ量より三角測量の原理を用いて段差 $q$ が算出される。

【0055】本発明による半導体発光素子101は、高出力で、かつ発光領域が制限されていて微小発光窓を有するものである。このような距離センサLに本発明による半導体発光素子101を用いれば、長距離検出が可能で、しかもビームスポット径が小さく、分解能を向上させることができる。

【0056】図12は上記距離センサLによる段差 $q$ の測定結果を示している。これは距離センサJから10cmだけ離れた位置に高さが2mmと5mmの凸部及び2mmと5mmの凹部を有する対象物を位置させた場合の測定結果であり、段差 $q$ に応じた特性曲線108が得られている。なお、特性曲線108において、イは2mmの凸部、ロは5mmの凸部、ハは2mmの凹部、ニは5mmの凹部に対応する箇所である。

【0057】図13は本発明による半導体レーザ素子111を用いたレーザビームプリンタMを示す斜視図である。これは、半導体レーザ素子111、投光側コリメートレンズ112、回転多面鏡(ポリゴンミラー)113、回転多面鏡113を一定方向に一定速度で回転させるスキナモータ114、スキナコントローラ115、集光レンズ116、感光体ドラム117、水平同期用受光センサ118などから構成されている。

【0058】しかし、半導体レーザ素子111から出射された光は投光側コリメートレンズ112を通してコリメート光となり、回転多面鏡113で反射されると共に水平方向にスキャンされ、集光レンズ116で感光体ドラム117上に集光され、感光体ドラム117上に潜像を生じさせる。



【0059】このようなレーザビームプリンタにおいて、例えば全面発光型の従来のLED（発光径400 $\mu$ m）を用い、焦点距離 $f=15$ mmの集光レンズで150mm先の感光体ドラム上に集光したとすると、その集光性の悪さのため、感光体ドラム上でのビーム径は4.8mmと大きくなり、400DPIの印字密度仕様を満足できなかった。

【0060】これに対し、本発明による半導体レーザ素子111を用いたレーザビームプリンタMにあっては、その発光径を5 $\mu$ m程度に微小化できるので、同一条件で集光させた場合でもビーム径を60 $\mu$ m以下に絞ることができ、400DPIの仕様を十分に満足することができる。

【0061】図14（a）は本発明による半導体発光素子121を用いたバーコードリーダNを示す斜視図である。このバーコードリーダNは、半導体発光素子121、投光側集光レンズ122、回転多面鏡123、回転多面鏡123を一定方向に一定速度で回転させるスキャナモータ124、等速走査レンズ125、受光側集光レンズ126、受光素子127から構成されている。

【0062】しかし、半導体発光素子121から射出された光は投光側集光レンズ122を通り、回転多面鏡123で反射されると共に水平方向にスキャンされ、等速走査レンズ125で等速化された後、バーコード128上で集光され、バーコード128上を走査される。さらに、バーコード128からの反射光は、受光側集光レンズ126により受光素子127上に集光されて検知され、バーコード信号BSが得られる。このバーコードリーダNにおいては、等速走査レンズ125により光ビームの走査速度が等速化されているので、横軸に時間を取り、縦軸に検知信号（バーコード信号BS）をとると、図14（b）に示すようにバーコードに応じた信号BSが得られる。

【0063】このようなバーコードリーダにおいて、例えば全面発光型の従来のLED（発光径400 $\mu$ m）を用い、焦点距離 $f=15$ mmの集光レンズで250mm先のバーコード上に集光したとすると、その集光性の悪さのため、バーコード上でのビーム径は約6.7mmと大きくなり、バーコード（一般的に、最小線幅は0.2mm）は到底読み取ることができない。

【0064】これに対し、本発明による半導体発光素子121を用いたバーコードリーダNにあっては、その発光径を10 $\mu$ m程度に微小発光径化できるので、同一条件で集光させた場合でもバーコード128上のビーム径をバーコード128の最小線幅以下（0.2mm弱）まで絞ることができ、バーコード128を読み取ることができる。

【0065】また、本発明の半導体発光素子は、図示しないが、半導体発光素子と光ファイバーとからなる光ファイバーモジュールにも適用することができる。

【0066】

【発明の効果】本発明によれば、面方位によって導電型を異にする不純物の性質を利用して、例えば、電流狭窄層の錐状部分の斜面の導電型をp型とし、平坦部の導電型をn型とし、その隣接する層の導電型を例えば面方位によらずp型としたとすると、斜面ではpp接合であるから電流が流れ、平坦部では逆バイアスpn接合となるようにできる。つまり、本発明によれば、不純物拡散やイオン注入を行なうことなく、電流狭窄層（電流ブロック層）の一部領域の導電型を反転させることができる。

【0067】従って、本発明によれば、不純物拡散やイオン注入などを行なうことなく、1回の結晶成長工程により微小発光面積の上面射出型半導体発光素子を製作することができ、素子製作の工程が簡略化される。さらに、拡散工程や2回の結晶成長工程等がなくなることによって、素子特性の再現性が良好となり、結晶の欠陥も減らすことができ、歩留りが向上する。

【0068】また、基板と第1の電流狭窄層との間に多層反射膜層を形成しておけば、活性層から基板側へ出た光を光射出窓側へ反射させることができ、光射出効率を高めて素子を高出力化することができる。

【0069】また、光取り出し側の電極と活性層もしくは第2の電流狭窄層の間のうちいずれか一方との間に、活性層の屈折率よりも低い屈折率を有する材料によって凸状部分を形成し、該凸状部分の斜面に光反射面を形成し、該凸状部分の頂部に光射出部を形成しておけば、光反射面での反射により、あるいは上記多層反射膜層がある場合には多層反射膜層と光反射面との多重反射により、光射出窓からの光取り出し量を増加させることができ、素子を高出力化することができる。

【図面の簡単な説明】

【図1】本発明の一実施例による上面射出型半導体発光素子を示す断面図である。

【図2】本発明の別な実施例による上面射出型半導体発光素子を示す断面図である。

【図3】本発明のさらに別な実施例による上面射出型半導体発光素子を示す断面図である。

【図4】本発明のさらに別な実施例による上面射出型半導体発光素子を示す断面図である。

【図5】本発明のさらに別な実施例による上面射出型半導体発光素子を示す断面図である。

【図6】本発明のさらに別な実施例による上面射出型半導体発光素子を示す断面図である。

【図7】本発明のさらに別な実施例による上面射出型半導体発光素子を示す断面図である。

【図8】（a）（b）（c）は本発明による半導体発光素子を用いた投光器を示す斜視図、水平断面図及び側断面図である。

【図9】本発明による半導体発光素子を用いたポインタを示す断面図である。

【図10】(a)は本発明による半導体発光素子を用いたロータリーエンコーダを示す斜視図、(b)は当該エンコーダのA相信号とB相信号を示す波形図である。

【図11】本発明による半導体発光素子を用いた距離センサの構成を示す概略図である。

【図12】同上の距離センサによる測定結果の一例を示す図である。

【図13】本発明による半導体発光素子を用いたレーザービームプリンタを示す斜視図である。

【図14】(a)は本発明による半導体発光素子を用いたバーコードリーダを示す斜視図、(b)はバーコードリーダによる検知信号を示す図である。


【図15】従来の半導体発光素子の構造を示す断面図である。

【図16】従来の投光器を示す一部破断した斜視図である。


\*【符号の説明】

- 1 n側電極
- 3 クラッド層(第2の電流狭窄層)
- 4 GaAs活性層
- 6 電流狭窄層(第1の電流狭窄層)
- 7 GaAs基板
- 8 p側電極
- 9 窪み
- 10 斜面
- 11 光出射窓
- 17 突起部
- 18 斜面
- 19 多層反射膜層
- 33 低屈折率層
- 36 光反射面
- 38 多層反射膜層


【図1】




【図2】




【図4】




【図5】




【図3】




【図6】




【図7】




【図8】




【図16】




【図9】




【図10】




【図11】




【図12】




【図13】




【図15】



【圖14】



(b)



## PATENT ABSTRACTS OF JAPAN

(11)Publication number : 06-045648

(43)Date of publication of application : 18.02.1994

(51)Int.Cl.

H01L 33/00  
B41J 2/44  
G06K 7/10

(21)Application number : 04-218239

(71)Applicant : OMRON CORP

(22)Date of filing : 24.07.1992


(72)Inventor : IMAMOTO HIROSHI

**(54) UPPER SURFACE EMISSION TYPE SEMICONDUCTOR LIGHT EMITTING ELEMENT AND OPTICAL DETECTOR, OPTICAL INFORMATION PROCESSING DEVICE, AND LIGHT EMITTING DEVICE USING IT**

(57)Abstract:

**PURPOSE:** To manufacture an upper surface emission type semiconductor light emitting element in a small light emission diameter with one crystal growth process by forming a current constitution layer with a different conductivity type according to the face orientation at the upper part of a formed substrate so that the inclined surface of a conical part is partially of a first conductivity type and of a second conductivity type at areas other the inclined surface

**CONSTITUTION:** A P-type GaAs substrate 7 in (100) face orientation is etched by HF:H<sub>2</sub>O<sub>2</sub> for forming a square or triangular and conical shaped recess 9 and then an inclined surface 10 with (m11) A face orientation (11 m11 5) is exposed inside. Then, an Si doped AlGaAs current constriction layer 6, a Be doped AlGaAs clad layer 5, a GaAs activated layer 4, an Si doped AlGaAs clad layer 3, and an Sn doped GaAs contact layer 2 are continuously grown on the GaAs substrate 7 by MBE method. Therefore, an n-side electrode 1 is provided on it and a light emission window 11 is opened at a part opposing the center and a P-side electrode 8 is provided on the lower surface of the substrate 7, thus manufacturing a semiconductor light emitting element in a small light emission diameter.



## LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision  
of rejection]

[Date of requesting appeal against examiner's  
decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2000 Japan Patent Office